封裝結構的解析

晶片封裝的主要職責是完成各晶片之間的電氣連接，如果說BEOL是on-chip interconnect的話，那麼封裝就是off-chip interconnect。隨著晶片製程技術的進步，晶片內部的線路越來越細密，單位面積內的I/O數量也大幅增加，這對封裝技術提出了更高的要求。我們通過截面分析，可以深入了解不同封裝技術的結構特點及其對性能的影響。以下是各種封裝技術的截面結構分析示例。

圖 1： FCCSP封裝結構的斷面圖。圖片來源：Li, D. et al., The Effect of BEOL Design Factors on the Thermal Reliability of Flip-Chip Chip-Scale Packaging. Micromachines 2025, 16, 121 [Open Access].
圖 2： FCBGA封裝結構的斷面圖。圖源：John Lau, Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology.
圖 3：FOCoS-B封裝結構。圖源：Semiengineering.com.
圖 4：Nvidia Pascal P100所使用的CoWoS結構。圖源：WikiChip.
圖 5：InFO_SoIS。圖源：WikiChip.

參考資料：

  1. Micromachines 2025, 16(2), 121; https://doi.org/10.3390/mi16020121
  2. John Lau: Flip Chip, Hybrid Bonding, Fan-In, and Fan-Out Technology
  3. https://semiengineering.com/the-path-to-known-good-interconnects
  4. https://en.wikichip.org/wiki/tsmc/cowos#HK-MiM
  5. https://semiwiki.com/semiconductor-manufacturers/tsmc/290560-highlights-of-the-tsmc-technology-symposium-part-2